Intel dévoile une puce à 1 To/s

Intel dévoile une puce à 1 To/s

Ronald Lasecki

Source: https://www.geopolitika.ru/pl/article/intel-prezentuje-czip-o-predkosci-1tbs

Lors de la conférence Hot Chips 2023, le géant yankee Intel a tiré un nouveau coup de feu dans la "guerre des puces" en dévoilant l'unité centrale de traitement PIUMA (Programmable Integrated Unified Memory Architecture), qui fait partie du programme HIVE (Hierarchical Identify Verify Exploit) de l'Agence pour les projets de recherche avancée du ministère américain de la défense (DARPA), axé sur l'amélioration des performances en matière d'analyse graphique à l'échelle d'un pétaoctet.

Les six cœurs de PIUMA contiennent chacun soixante-six threads, ce qui lui permet de traiter des données à un rythme de 1 téraoctet par seconde. La puce ne consomme que 75 W, dont 59 % pour les interconnexions optiques en silicium utilisées et 21 % pour les cœurs. Elle utilise un processeur à transistor à effet de champ fin (FinFET) de 7 nm fabriqué par le monopole taïwanais TSMC (Taiwan Semiconductor Manufacuring Company Limited) avec une interface Ball Grid Array (BGA) standard.

Les données sont transférées à l'aide de chiplets photoniques en silicium, dont la fabrication est confiée à Ayar Labs. Quatre chiplets convertissent les signaux électriques passant par le microprocesseur en signaux optiques transportés par 32 fibres optiques monomodes. Chaque fibre transmet des données à un débit de 32 Go/s, soit une bande passante maximale de 1 TB/s. Des connecteurs photoniques accrochés sur les côtés de la puce permettent de se connecter à d'autres puces. Le réseau optique externe d'Hyper X fournit des connexions complètes pour chaque cœur de traitement. Jusqu'à deux millions de cœurs peuvent ainsi être connectés avec une latence inférieure à 400 nanosecondes.

Par rapport à l'architecture x86 (Instruction Set Architecture) utilisée par Intel depuis les années 1970, PIUMA utilise une architecture RISC (Reduced Instruction Set Computer) qui ne rencontre pas les mêmes problèmes de mise à l'échelle que x86 et qui, mieux adaptée au traitement parallèle, est plus économe en énergie et permet d'obtenir des performances huit fois supérieures en mode monotâche pour les tâches spécifiées par la DARPA.

La perspective d'interconnexions optiques de maille à maille stimule les recherches de NVIDIA, d'Intel et d'Ayar Labs, qui visent à trouver des solutions susceptibles d'être déployées à grande échelle. Les géants considèrent les interconnexions optiques comme une nouvelle technique de transfert de données, offrant une plus grande largeur de bande, une latence plus faible et une consommation d'énergie réduite par rapport aux techniques traditionnelles de transfert de données de puce à puce.

Ronald Lasecki